Writing Testbenches: Functional Verification of HDL Models - 9781402074011

To drugie wydanie przedstawia najnowocześniejsze techniki weryfikacji umożliwiające produkcję w pełni funkcjonalnych pierwszych krzemowych układów ASIC, systemów na chipie (SoC), płytek i całych systemów. Omówione tematy to: dyskusje na temat openvera i e, podejścia do pisania generatorów ograniczonych losowych bodźców, strategie umożliwiające samokontrolę stanowisk testowych, jasny plan procesu weryfikacji, którego celem jest osiągnięcie sukcesu za pierwszym razem, najnowsze postępy w weryfikacji funkcjonalnej, takie jak oparta na pokryciu proces weryfikacji, semantyka języków VHDL i Verilog, semantyka jest prezentowana w nowych językach zorientowanych na weryfikację, techniki stosowania bodźców i monitorowania reakcji projektu, modelowanie behawioralne przy użyciu konstrukcji niesyntezowalnych i stylu kodowania oraz zaktualizowane dla Verilog 2001.