Writing Testbenches: Functional Verification of HDL Models - 9781402074011

Šiame antrajame leidime pateikiami naujausi tikrinimo metodai, skirti gaminti visiškai funkcionalius pirmojo silicio ASIC, sistemas lustuose (SoC), plokštes ir visas sistemas. Įtrauktos temos: diskusijos apie openvera ir e, apribojamų atsitiktinių stimulų generatorių rašymo metodai, bandymų stendų savitikros strategijos, aiškus patikrinimo proceso planas, kuriuo siekiama pirmą kartą pasisekti, naujausi funkcinio tikrinimo pažanga, pvz., aprėptis. tikrinimo procesas, VHDL ir Verilog kalbų semantika, semantika pateikiama naujomis į patikrinimą orientuotomis kalbomis, dirgiklio taikymo ir dizaino atsako stebėjimo metodais, elgsenos modeliavimu naudojant nesintezuojamus konstruktus ir kodavimo stilių bei atnaujinta Verilog 2001.