Digit-Serial Computation - 9781461359852

Cyfrowe przetwarzanie sygnału (DSP) jest wykorzystywane w szerokim zakresie zastosowań, takich jak mowa, telefon, radiotelefon komórkowy, wideo, radar i sonar. Wymagania dotyczące częstotliwości próbkowania w tych zastosowaniach wahają się od 10 kHz do 100 MHz. Implementacja tych systemów w czasie rzeczywistym wymaga zaprojektowania sprzętu, który będzie w stanie przetwarzać próbki sygnału odbierane ze źródła, zamiast przechowywać je w buforach i przetwarzać w trybie wsadowym. Efektywna implementacja sprzętu czasu rzeczywistego dla aplikacji DSP wymaga zbadania rodzin architektur i stylów implementacji, spośród których można wybrać odpowiednią architekturę dla określonej aplikacji. W tym celu proponuje się styl implementacji cyfrowo-szeregowej jako odpowiednią metodologię projektowania w przypadkach, gdy systemy bitowo-szeregowe nie są w stanie spełnić wymagań dotyczących częstotliwości próbkowania, a systemy bitowo-równoległe wymagają nadmiernego sprzętu. Liczba bitów przetwarzanych w cyklu zegara nazywana jest wielkością cyfry. Złożoność sprzętu i osiągalna częstotliwość próbkowania rosną wraz ze wzrostem rozmiaru cyfr. W szczególnych przypadkach system szeregowy cyfr jest redukowany do bitowo-szeregowego lub bitowo-równoległego, gdy rozmiar cyfry jest wybrany odpowiednio jako równy jedności lub długości słowa. Rodzinę implementacji można uzyskać zmieniając parametr rozmiaru cyfry, umożliwiając w ten sposób optymalny kompromis między przepustowością a rozmiarem. Ze względu na swoją strukturalną architekturę projekty cyfrowo-szeregowe umożliwiają automatyczną kompilację na podstawie opisów algorytmicznych. Jako implementację tej metodologii projektowania, w korporacyjnym laboratorium badawczo-rozwojowym General Electric opracowano krzemowy kompilator Parsifal.