Advanced ASIC Chip Synthesis - 9781475776294

Išplėstinė ASIC lustų sintezė: naudojant Synopsys (R) dizaino kompiliatorių (R) fizinį kompiliatorių (R) ir PrimeTime (R), antrajame leidime aprašomos pažangios koncepcijos ir metodai, naudojami ASIC lustų sintezei, fizinei sintezei, formaliam patikrinimui ir statinei laiko analizei, naudojant Synopsys įrankių rinkinį. Be to, išsamiai aprašyta visa ASIC projektavimo srauto metodika, skirta VDSM (Very-Deep-Sub-Micron) technologijoms. Šioje knygoje pagrindinis dėmesys skiriamas Synopsys įrankių, naudojamų kovojant su įvairiomis VDSM geometrijų problemomis, taikymui realiuoju laiku. Skaitytojai susipažins su efektyvia projektavimo metodika, skirta sudėtingų, mažesnių nei mikronų ASIC dizaino tvarkymui. Reikšmė teikiama DTL kodavimo stiliams, sintezei ir optimizavimui, dinaminiam modeliavimui, formaliam patikrinimui, DFT nuskaitymo įterpimui, nuorodoms į išdėstymą, fizinei sintezei ir statinei laiko analizei. Kiekviename etape nustatomos problemos, susijusios su kiekvienu projektavimo eigos etapu, išsamiai aprašyti sprendimai ir sprendimas. Be to, taip pat išsamiai aptariami esminiai klausimai, susiję su išdėstymu, apimančiu laikrodžių medžio sintezę ir atgalinę integraciją (nuorodos į išdėstymą). Be to, knygoje pateikiamos išsamios diskusijos apie Synopsys technologijos bibliotekas ir HDL kodavimo stilius, skirtus optimaliam sintezės sprendimui. Šios knygos tikslinė auditorija yra praktikuojantys ASIC projektavimo inžinieriai ir magistrantūros studentai, lankantys pažangius VLSI kursus apie ASIC lustų projektavimą ir DFT technologijas.